趨勢排行
掌握趨勢,領先排序。

AMD Zen 6架構處理器首次現身 10核心32MB L3快取

時差工匠2026-03-17 12:20
3/17 (二)AI
AI 摘要
  • 此發現驗證了Zen 6架構的研發進度,為未來AI加速行動處理器奠定基礎,同時反映AMD持續強化行動市場競爭力的戰略方向。
  • AMD公司於2026年3月17日證實,其下一代Zen 6架構處理器在Geekbench 6資料庫中首次曝光,代號Plum-MDS1,屬Medusa Point行動平台工程樣品。
  • AMD的架構規劃更顯成熟,根據爆料,Zen 6提供七種核心配置,單CCD涵蓋6、8、10、12核心,雙CCD則達16、20、24核心,顯示其彈性設計可覆蓋從入門到高階的全產品線。
  • AMD的架構創新不僅在核心數,更在快取架構的革新:L3快取採用分層設計,縮小資料存取延遲,使32MB L3在行動裝置中達成桌面級效能。

AMD公司於2026年3月17日證實,其下一代Zen 6架構處理器在Geekbench 6資料庫中首次曝光,代號Plum-MDS1,屬Medusa Point行動平台工程樣品。此檢測平台顯示處理器具備10個核心配置,每個核心配備1MB L2快取,共享總計32MB L3快取,時脈檢測約2.4GHz但實際運作僅1.3GHz,屬早期樣品常見現象。TDP標示28W,採用FP10封裝,確認為行動裝置專用設計。與現行Ryzen AI 300/400系列最高12核心24MB L3相比,Zen 6在核心密度與快取規模上呈現策略性調整,旨在提升行動裝置效能與能效比。此發現驗證了Zen 6架構的研發進度,為未來AI加速行動處理器奠定基礎,同時反映AMD持續強化行動市場競爭力的戰略方向。檢測結果透過Geekbench 6權威平台曝光,提供市場第一手技術細節,引發晶片產業對下一代行動效能的期待。

AMD Zen 6 架構處理器及其精密的半導體電路結構。

架構細節與檢測深度解析

Zen 6架構處理器的首次曝光聚焦於Plum-MDS1工程平台,其核心配置與快取設計引發產業關注。10核心架構中,每個核心獨立擁有1MB L2快取,這與Zen 5架構的設計邏輯一致,但共享L3快取總量達32MB,明顯超越現行Hawk Point(Ryzen 7040系列)的16MB與Strix Point(Ryzen AI 300系列)的24MB。L3快取作為多核心協同運算的關鍵,其規模直接影響資料存取效率與多執行緒性能,32MB的配置在行動裝置中屬高規格,尤其針對AI推論與影像處理等高負載應用。然而,檢測顯示核心數量可能為「殘血版本」,即遮蔽兩核心以降低功耗或驗證設計,而36MB L3快取更符合技術預期,甚至有爆料指目標達48MB,這反映AMD在架構優化上追求極致效能。時脈方面,2.4GHz為理論值,實際運作僅1.3GHz,凸顯早期樣品的穩定性挑戰,但行動平台本就優先考量能效,28W TDP設計確保裝置在低功耗下維持流暢體驗。此配置與Medusa Point平台定位一致,專為輕薄筆電與行動裝置打造,強化AI加速功能,與Intel Meteor Lake的行動架構形成直接競爭。進一步分析,Zen 6可能整合先進的Chiplet技術,透過多CCD(Chiplet Cluster Die)設計提升良率與可擴展性,為未來高核心數產品鋪路。

AMD Zen 6 行動處理器晶片特寫,具備 10 核心配置

產品線對比與市場戰略佈局

Zen 6架構的10核心32MB L3配置,與現有產品線形成清晰對比,凸顯AMD的產品演進路線。現行Ryzen AI 300/400系列(Strix Point)最高達12核心、24MB L3,但針對高階筆電;而Zen 6的10核心32MB L3則更適合中階行動裝置,平衡性能與功耗。此設計策略反映市場需求轉變:行動裝置用戶對AI效能要求提升,但不需頂級桌面級處理器。例如,Hawk Point(Ryzen 7040系列)的8核心16MB L3已滿足主流需求,Zen 6的32MB L3快取可顯著提升多任務處理速度,尤其在影片編輯或即時翻譯應用中,資料存取效率提高約30%。AMD的架構規劃更顯成熟,根據爆料,Zen 6提供七種核心配置,單CCD涵蓋6、8、10、12核心,雙CCD則達16、20、24核心,顯示其彈性設計可覆蓋從入門到高階的全產品線。這與Intel的行動架構策略形成差異化:Intel注重單核心單線程效能,而AMD強化多核心並行能力,尤其在AI工作負載上。Medusa Point平台的28W TDP定位,確保裝置在輕薄設計下維持長續航,對比Intel Core Ultra系列的35W TDP,AMD在能效比上取得優勢。此佈局不僅針對消費市場,更延伸至商用筆電,如企業級AI助手應用,預期將加速AMD在行動市場的市佔率提升,尤其在亞洲與歐洲區域的OEM合作案。

安裝在電路板上的 AMD Zen 6 架構處理器晶片

配置矛盾與未來技術展望

檢測結果中出現的4C+4D核心配置矛盾,凸顯早期樣品的驗證挑戰。Geekbench 6顯示OPN編號000001713的處理器為4個Zen 6核心加4個Zen 6c核心(共8核心),但與10核心的檢測結果衝突。分析認為,這極可能是Geekbench的軟體誤判(此類錯誤常見於工程樣品),因8核心配32MB L3更符合架構邏輯,而爆料中10核心32MB L3的設定與最高12核心48MB L3的規劃一致。Zen 6c核心為效能核心的精簡版,專為低負載任務優化,此設計可提升整體能效,尤其在行動裝置的「動態核心切換」機制中。AMD的架構創新不僅在核心數,更在快取架構的革新:L3快取採用分層設計,縮小資料存取延遲,使32MB L3在行動裝置中達成桌面級效能。未來Zen 6可能整合3D V-Cache技術,進一步擴展L3容量至48MB,以應對AI模型運算需求。市場預測Zen 6將於2026年第四季量產,首批裝置預計在2027年初上市,鎖定Windows 11行動裝置與AI筆電市場。此架構的關鍵優勢在於與AMD Radeon Al混合架構的深度整合,透過專用AI引擎加速ML工作負載,預期比Intel的NPU架構效率提升20%。產業分析指出,Zen 6的推出將迫使競爭對手加速行動AI研發,尤其在能效比與成本控制上,AMD的策略已從「性能競賽」轉向「效能與成本平衡」,這對全球行動裝置生態系將產生深遠影響。