三星1d DRAM良率未達標 HBM5E計畫無限期延期

韓國三星電子因1d DRAM晶片製程良率未達標，已無限期擱置HBM5E高階記憶體開發計畫。根據韓國IT Chosun最新產業消息，三星原訂2026年第一季進行1d DRAM試產，但經技術團隊評估良率與投資回報後，判定目前尚不適合量產，決定暫停原定進度。此延宕主因包括10nm製程良率未達預期（僅約60%）、客戶需求不明朗（如AI大廠尚未下訂單），以及三星同時投入HBM4E與HBM5E雙世代開發的資源分散問題。此舉使三星2025年宣稱將於NVIDIA GTC大會展示1d DRAM技術核心的承諾蒙上陰影，更讓其在高階記憶體市場面對SK海力士加速追趕的壓力，影響全球AI晶片供應鏈佈局。

良率與市場需求雙重考驗技術瓶頸

三星HBM5E計畫延宕的核心在於1d DRAM製程良率未達關鍵門檻。據產業分析，10nm製程的1d DRAM晶片在試產階段良率僅維持在60%左右，遠低於量產所需的85%門檻，導致單片成本高企且供應穩定性存疑。這與三星原先預期的「縮短開發週期至一年」目標背道而馳，更關鍵的是，目前市場對HBM5E的明確需求尚未形成。現有HBM4與HBM4E仍主導AI伺服器市場，客戶如NVIDIA、AMD及雲端大廠尚未釋出HBM5E的批量採購計畫，使三星難以證明投資回報率。更嚴重的是，HBM5E需基於1d DRAM技術，但三星現行第6代DRAM的1c DRAM僅能支援HBM4系列，技術銜接斷層加劇開發風險。產業人士指出，DRAM製程良率每提升1%，成本可下降3%，當前60%良率意味著每片晶片成本高出30%，此數字已讓三星難以在競爭激烈的AI記憶體市場取得利潤空間。

研發策略差異導致進度落後競爭對手

三星延宕的根本原因在於研發策略失當，與SK海力士形成鮮明對比。三星為追求技術領先，於2025年同步推動第7代1c DRAM（支援HBM4）與第9代1d DRAM（HBM5E核心）雙軌開發，導致研發資源分散。據IT Chosun內部消息，三星晶圓廠人力配置被均分至兩條技術路線，關鍵製程工程師人手不足，使1d DRAM的良率爬坡速度慢於預期。反觀SK海力士則採取「專注單一世代」策略，2024年已將資源集中於1d DRAM研發，目前良率已達85%，且獲得NVIDIA及Meta的初步採購意向。此策略使SK海力士在HBM4市場市佔率提升至35%（2024年數據），並順利切入HBM5E前期驗證。三星研發主管坦言，同時開發兩代技術導致「關鍵節點延誤3-6個月」，而SK海力士的專注策略已讓其在1d DRAM良率與客戶驗證上領先三星近一年。產業分析師強調，DRAM世代更迭需嚴格時序，三星的分散戰略已暴露其技術管理短板。

行業競爭格局生變供應鏈重組加速

三星HBM5E計畫延宕將加速全球高階記憶體供應鏈重組，SK海力士勢必搶佔市場缺口。HBM5E作為NVIDIA下一代Blackwell晶片的核心記憶體，預計2026年量產，若三星無法及時供應，將直接影響NVIDIA AI伺服器出貨。SK海力士已與NVIDIA簽訂HBM5E初期供應協議，預估2026年市佔率可提升至40%，而三星的延誤恐使其在2025-2026年AI記憶體市場的利潤率被壓縮至15%以下（現為25%）。更關鍵的是，此事件將影響整個DRAM產業技術路線圖。DRAM產業協會指出，2025年全球HBM市場規模達50億美元，若三星延遲，SK海力士將擴大其在HBM4E的技術優勢，並提前佈局HBM5E的製程標準。同時，台積電與聯電等封裝廠已加速開發HBM5E的中介層技術，預期2025年Q3完成驗證，進一步縮小三星的技術窗口。三星若無法在2026年Q2前解決良率問題，恐將永久失去與NVIDIA的深度合作機會，市場分析師預估其高階記憶體業務將面臨年損失高達20億美元的風險，這將深刻改變AI晶片供應鏈的競爭結構。